Home > FAQ | awinic > [FAQ0101215]AW83118 SDZ拉低时，为何GVDD引脚还有电压？

[FAQ0101215]AW83118 SDZ拉低时，为何GVDD引脚还有电压？

Audio 2023-11-20 Views: 67 Likes: 8

A：

1、如下图，当SDZ引脚拉低时，GVDD电压并不是为0V，而为4.3V左右。

2、GVDD内部示意如下：当PVCC有电压时，GVDD经过分压后还有电压。当SDZ拉高时，内部LDO模块工作，GVDD为5.75V.

GVDD内部框架图

3、若测试AW83118 EVB板关断电流时，需要考虑GVDD的电压对地的漏电电流。友商TXX3118也是类似工作原理。