芯片以IIS时钟作为基准频率,作为参考从而得到更高的频率;
比如输入3.072Mhz基准频率倍频到98.3Mhz,并不是说把3.072Mhz×32倍后输出,而是这样:输入3.072Mhz后,锁相环会产生一个大致的频率比如100Mhz,
经过分频后100Mhz÷32倍=3.125Mhz,显然3.125Mhz比3.072Mhz要大,说明了这个频率太高,那么降低频率,输出99Mhz,除以32后3.094Mhz仍然比3.072Mhz大,
继续降低,当然这是很快的过程。一段时间后,降低到3.072Mhz,发现这时已经与基准输入相等了,那么说明32倍分频之前确实是98.3M,那么就可以使用这个98.3Mhz信号了。