EN

AWP402062QDNR

製品詳細

パラメータ

Type N+P
VDS (V) NMOS: 20 PMOS: -20
VGS (V) ±12
VGS(th) typ.(V) NMOS: 0.8 PMOS: -0.7
RDS(ON)@10V max.(mΩ) /
RDS(ON)@4.5V max.(mΩ) NMOS: 60 PMOS: 110
RDS(ON)@2.5V max.(mΩ) NMOS: 80 PMOS: 140
ID (A) NMOS: 3.5 PMOS: -2.3
Qg @10V (nC) /
Temperature -55℃~150℃
ESD NO
Package (mm) DFN 2X2-6L

パッケージ | ピン | サイズ

DFN 2X2-6L

特性

Trench Technology Power MOSFET High Density Cell Design for Low RDS(ON) Voltage Controlled Small Signal Switch

技術文書

タイプ
タイトル
言語
日付
Datasheet DS_AWP402062_EN_V1.0 英文   2026-07-14