EN

AWP35142CDNR

製品詳細

パラメータ

Channel 2
Controlled Slew Rate YES
Enable Logic Active High
Output Discharge YES
Reverse Current Block NO
TR (μs) Adjustable
Max Continuous Current (A) 6
Ron (mΩ) 26
Power Supply (Min) (V) 2.5
Power Supply (Max) (V) 5.5
Temperature -40℃~105℃
IO Level (V) 1.8
Package (mm) DFN 3X2-14L

パッケージ | ピン | サイズ

DFN 3X2-14L

特性

集成双通道 NMOS 负载开关 输入电压:VIN=0.6V 至 VBIAS VBIAS电压:2.5V 至 5.5V 导通电阻 — Ron=26mΩ(典型值)条件:VBIAS=5V 且 VIN=0.6V 至 5V — Ron=27mΩ(典型值)条件:VBIAS=2.5V 且 VIN=0.6V 至 2.5V 每通道最大 6A 连续电流 静态电流 — 62µA(典型值,双通道)条件:VBIAS=5V 且 VIN=5V — 31µA(典型值,单通道)条件:VBIAS=5V 且 VIN=5V 受控压摆率以限制浪涌电流 过温保护 (OTP) 快速输出放电 (QOD) DFN 3mmX2mmX0.75mm-14L 封装,带散热焊盘

技術文書

タイプ
タイトル
言語
日付
Datasheet DS_AWP35142C_CN_V1.0 中文   2026-08-31
Datasheet DS_AWP35142C_EN_V1.0 英文   2026-08-31
Product Design Guide AWP35142C Hardware Design Guide 英文   2026-10-13

設計と開発

追加の条件や必要なリソースについては、以下のタイトルをクリックして詳細ページをご覧ください。