下面是用逻辑分析仪抓取的两个IIC写时序的波形，可以看到在每个ACK前或者后（图1为前，图2为后）都有一个小脉冲，这是正常的。
在IIC写时序中，从机接受到主机数据，在返回ACK前（图1为前，图2为后）的时钟低电平期间，SDA的控制权由主机切换到从机（图1为主机切换到从机，图2为从机切换到主机），
切换过程中有个ns级的时间窗口，该窗口期SDA处于空闲状态，不由主机和从机控制，所以会被上拉电平上拉到高电平。
图一
图二
沪ICP备10011954号 |
沪公网安备 31011202011955号
